Naha urang kedah nganggo Ge salaku fotodetektor

Naha urang kedah nganggo Ge salakufotodetektor
1, Posisi dasar: Naha perlu nganggo Ge salaku photodetector
Dina sambungan optik silikon, fotodetektor nyaéta "penerjemah" anu ngarobah sinyal optik deui jadi sinyal listrik. Nanging, silikon sorangan gaduh celah pita 1,12 eV sareng ampir transparan kana pita komunikasi 1310/1550 nm, janten ngan ukur germanium (Ge) anu tiasa diwanohkeun.
Ge miboga celah pita langsung 0,8 eV, anu nutupan pita komunikasi O/C, tapi miboga ketidakcocokan kisi 4,2% sareng silikon. Kapadetan dislokasi pikeun kamekaran langsung jangkungna 4 × 10⁸cm⁻², sareng arus poék teu sayogi pisan; Dina waktos anu sami, Ge miboga celah pita teu langsung, sareng koéfisién panyerepanna sacara alami hiji urutan magnitudo langkung handap tibatan InGaAs, anu mangrupikeun kalemahan alami.
2, Kamekaran inti: integrasi waveguide megatkeun hambatan kinerja
"Jalur pangumpulan panjang panyerepan = pamawa" tina fotodetektor insidensi vertikal tradisional ngagaduhan jungkat-jungkit "bandwidth responsif", kalayan wates luhur ngan ukur 7GHz;
Ayeuna, rute alat utama dibagi kana tilu kategori:
Pin vertikal: Prosésna mangrupikeun anu paling saderhana sareng umum di industri ieu, ngahontal 40Gb/s @ bias nol sareng bandwidth>60GHz;
Semikonduktor Logam MSM: Teu kedah doping suhu luhur, tiasa diintegrasikeun dina backend, gaduh arus poék anu luhur, sareng bandwidth langkung ti 40GHz;
Varian kelas luhur:Fotodetektor gelombang perjalanan(TWPD) sareng fotodetektor pamawa jalur tunggal (UTC) dianggo pikeun tautan foton gelombang mikro, ngimbangan bandwidth anu luhur sareng arus foto saturasi anu luhur.
3. Bahan sareng Karajinan: Ngubah 'Kacacatan' janten Kaunggulan
Dina réspon kana ketidakcocokan kisi sareng kakurangan kinerja, industri parantos ngembangkeun solusi anu dewasa:
Métode epitaksi dua léngkah: mimitina, lapisan buffer suhu handap 30-50nm dipelak, teras suhu naék pikeun ngahontal ketebalan target, ngirangan kapadetan dislokasi janten ~10 ⁷ cm ⁻ ²;
Rékayasa galur: Bédana koéfisién ékspansi termal antara Ge sareng Si bakal nyababkeun galur tarik biaksial 0,2% dina pilem Ge, anu ngahasilkeun réduksi celah pita langsung ti 0,8 eV ka 0,77 eV sareng éksténsi ujung panyerepan ti 1,55 μm ka 1,61 μm, ngawengku sakabéh pita C+L, sareng bahkan koéfisién panyerepan dina pita L tiasa cocog sareng InGaAs;
Integrasi CMOS: Ieu masih dina tahap éksplorasi. Integrasi front end (FEOL) kedah tahan suhu anu luhur di luhur 750 ℃, sedengkeun integrasi back-end (BEOL) ramah suhu tapi tanpa substrat kristal, sareng tacan ngabentuk solusi dewasa anu ngahiji. Ayeuna, industri umumna nganut rute campuran "90% single-chip + éksternallaser".